



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

PROYECTO PARCIAL 1

Unidad Combinacional de 2 bits con MUX, Decoder y Display de 7 Segmentos

Entregable 1: Reporte de Operaciones

ALUMNO

Gonzáles Lomelí Mauricio Daniel
Pérez Takayanagui Louis Emilio
Salais Serrano Gabriel

MATERIA

Diseño Digital Moderno

14 de octubre de 2026

1. Introducción y Especificación Funcional de Entradas y Salidas

El presente documento constituye el reporte formal de operaciones del sistema digital combinacional desarrollado para el Proyecto Parcial 1 de la asignatura *Diseño Digital Moderno*. El propósito del sistema es procesar dos operandos binarios de dos bits sin signo, efectuar una de cuatro operaciones aritmético-lógicas seleccionables en tiempo real y desplegar el resultado en un display de 7 segmentos de ánodo común, incorporando una entrada de habilitación (`ENABLE`) e indicadores luminosos (LEDs) de la operación en curso.

1.1. Definición de Entradas

- **Operando A:** Bus de 2 bits $A = (A_1, A_0)_2$, donde A_1 es el bit más significativo (MSB) y A_0 es el menos significativo (LSB). Representa enteros en el rango $A \in \{0, 1, 2, 3\}$.
- **Operando B:** Bus de 2 bits $B = (B_1, B_0)_2$, con $B \in \{0, 1, 2, 3\}$.
- **Selector de Operación S:** Bus de 2 bits $S = (S_1, S_0)_2$ para conmutar los canales del multiplexor.
- **Habilitación (ENABLE):** Señal de control monobit encargada de habilitar la salida del sistema (ENABLE $= 1$) o forzar la desconexión visual total (ENABLE $= 0$, modo *blanking*).

1.2. Definición de Salidas

- **Bus de Salida Combinacional Y:** Bus de 3 bits $Y = (Y_2, Y_1, Y_0)_2$. El bit Y_2 es indispensable para representar el valor máximo de la suma aritmética ($3{+}3 = 6 = 110_2$). Para las operaciones lógicas y de comparación cuyo resultado no excede de 3, se fija $Y_2 = 0$.
- **Líneas de Segmentos:** Siete líneas activas en nivel bajo (a, b, c, d, e, f, g) generadas por el decodificador/driver BCD a 7 segmentos 74LS47 hacia el display de ánodo común.
- **Indicadores Visuales de Estado:** Cuatro salidas decodificadas activas en bajo gobernadas por un CI 74LS139, conectadas a LEDs de estado dedicados para cada operación.

2. Operación 0 ($S_1S_0 = 00$): Suma Aritmética ($A + B$)

2.1. Definición Funcional

Ejecuta la adición binaria sin signo entre los operandos A y B:

$$\text{SUM} = A + B, \quad \text{con } A, B \in \{0, 1, 2, 3\} \implies \text{SUM} \in [0, 6] \tag{1}$$

La salida requiere 3 bits: S_2 (bit de mayor peso o acarreo final), S_1 y S_0.

2.2. Tabla de Verdad Exhaustiva (16 combinaciones)

A_1	A_0	B_1	B_0	A_{10}	B_{10}	$(A+B)_{10}$	S_2 (Y_2)	S_1 (Y_1)	S_0 (Y_0)
0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	1	0	0	1
0	0	1	0	0	2	2	0	1	0
0	0	1	1	0	3	3	0	1	1
0	1	0	0	1	0	1	0	0	1
0	1	0	1	1	1	2	0	1	0
0	1	1	0	1	2	3	0	1	1
0	1	1	1	1	3	4	1	0	0
1	0	0	0	2	0	2	0	1	0
1	0	0	1	2	1	3	0	1	1
1	0	1	0	2	2	4	1	0	0
1	0	1	1	2	3	5	1	0	1
1	1	0	0	3	0	3	0	1	1
1	1	0	1	3	1	4	1	0	0
1	1	1	0	3	2	5	1	0	1
1	1	1	1	3	3	6	1	1	0

Cuadro 1: Tabla de verdad completa de la adición binaria de 2 bits.

2.3. Ecuaciones Booleanas y Simplificación

Analizando las etapas de adición mediante semisumador en la posición menos significativa y sumador completo en la intermedia:

$$S_0 = A_0 \oplus B_0 \tag{2}$$

$$C_1 = A_0 \cdot B_0 \quad \text{(Acarreo generado de la posición 0)} \tag{3}$$

$$S_1 = A_1 \oplus B_1 \oplus C_1 = A_1 \oplus B_1 \oplus (A_0 \cdot B_0) \tag{4}$$

$$S_2 = A_1 B_1 + C_1(A_1 \oplus B_1) = A_1 B_1 + A_0 B_0 (A_1 + B_1) \tag{5}$$

2.4. Implementación del Bloque

Se implementa directamente utilizando un circuito integrado sumador binario de 4 bits con acarreo adelantado **74LS283**. Se asignan $A_1 \to A_2$, $A_0 \to A_1$, $B_1 \to B_2$, $B_0 \to B_1$, fijando $C_{in} = 0$, $A_3 = A_4 = 0$ y $B_3 = B_4 = 0$. Las salidas $\Sigma_1, \Sigma_2, \Sigma_3$ constituyen directamente las señales S_0, S_1, S_2.

3. Operación 1 ($S_1S_0 = 01$): XOR Bit a Bit ($A \oplus B$)

3.1. Definición Funcional

Aplica la función disyunción exclusiva elemento a elemento entre los bits correspondientes de ambos vectores de entrada. Al ser una operación lógica monobit en paralelo, no se propaga acarreo y el bit superior se fija rígidamente a cero ($X_2 = 0$).

$$X_0 = A_0 \oplus B_0, \quad X_1 = A_1 \oplus B_1, \quad X_2 = 0 \tag{6}$$

3.2. Tabla de Casos Lógicos

A_1	A_0	B_1	B_0	X_2	X_1	X_0	**Valor Decimal**
A_1	A_0	B_1	B_0	**0**	$A_1\overline{B_1} + \overline{A_1}B_1$	$A_0\overline{B_0} + \overline{A_0}B_0$	0 a 3

Cuadro 2: Definición funcional de la operación XOR bit a bit.

3.3. Implementación del Bloque

Se implementa mediante dos compuertas XOR pertenecientes al CI **74LS86**. La compuerta 1 procesa $(A_0, B_0) \rightarrow X_0$ y la compuerta 2 procesa $(A_1, B_1) \rightarrow X_1$.

4. Operación 2 ($S_1S_0 = 10$): AND Bit a Bit ($A \cdot B$)

4.1. Definición Funcional

Ejecuta la conjunción lógica independiente entre cada par de bits:

$$N_0 = A_0 \cdot B_0, \quad N_1 = A_1 \cdot B_1, \quad N_2 = 0 \tag{7}$$

4.2. Tabla de Casos Lógicos

A_1	A_0	B_1	B_0	N_2	N_1	N_0	**Valor Decimal**
A_1	A_0	B_1	B_0	**0**	$A_1 \cdot B_1$	$A_0 \cdot B_0$	0 a 3

Cuadro 3: Definición funcional de la operación AND bit a bit.

4.3. Implementación del Bloque

Se implementa con dos compuertas AND de 2 entradas del CI **74LS08**. Se destaca que la señal $A_0 \cdot B_0$ es común al término de acarreo C_1 del sumador.

5. Operación 3 ($S_1S_0 = 11$): Máximo de Dos Números ($\max(A, B)$)

5.1. Definición Funcional

Determina cuál de los dos números binarios posee mayor valor numérico y transfiere su valor al bus de salida:

$$\text{MAX}(A, B) = \begin{cases} A, & \text{si } A \geq B \\ B, & \text{si } B > A \end{cases} \tag{8}$$

Dado que el valor numérico máximo de A y B es 3, el bit superior $M_2 = 0$.

5.2. Tabla de Verdad Completa

A_1	A_0	B_1	B_0	A_{10}	B_{10}	**Mayor**	M_2	M_1	M_0	**Condición**
0	0	0	0	0	0	0	0	0	0	$A = B$
0	0	0	1	0	1	1	0	0	1	$B > A$
0	0	1	0	0	2	2	0	1	0	$B > A$
0	0	1	1	0	3	3	0	1	1	$B > A$
0	1	0	0	1	0	1	0	0	1	$A > B$
0	1	0	1	1	1	1	0	0	1	$A = B$
0	1	1	0	1	2	2	0	1	0	$B > A$
0	1	1	1	1	3	3	0	1	1	$B > A$
1	0	0	0	2	0	2	0	1	0	$A > B$
1	0	0	1	2	1	2	0	1	0	$A > B$
1	0	1	0	2	2	2	0	1	0	$A = B$
1	0	1	1	2	3	3	0	1	1	$B > A$
1	1	0	0	3	0	3	0	1	1	$A > B$
1	1	0	1	3	1	3	0	1	1	$A > B$
1	1	1	0	3	2	3	0	1	1	$A > B$
1	1	1	1	3	3	3	0	1	1	$A = B$

Cuadro 4: Tabla de verdad de la función combinacional máx(A, B).

5.3. Minimización Mediante Mapas de Karnaugh

Mapa K para M_1 (Bit 1)

$A_1A_0 \setminus B_1B_0$	**00**	**01**	**11**	**10**
00	0	0	1	1
01	0	0	1	1
11	1	1	1	1
10	1	1	1	1

Agrupando los términos en dos bloques de 8 unos:

$$M_1 = A_1 + B_1 \tag{9}$$

Mapa K para M_0 (Bit 0)

$A_1A_0 \setminus B_1B_0$	**00**	**01**	**11**	**10**
00	0	1	1	0
01	1	1	1	0
11	1	1	1	1
10	0	0	1	0

Extrayendo los lazos esenciales:

$$M_0 = A_0\overline{B}_1 + B_0\overline{A}_1 + A_0B_0 + A_1B_1(A_0 + B_0) \tag{10}$$

M_2 se conecta directamente a nivel lógico bajo ($M_2 = 0$).

5.4. Implementación del Bloque

Para M_1 se requiere una única compuerta OR del CI **74LS32**. Para M_0 se implementa la red en suma de productos con compuertas AND (**74LS08**), OR (**74LS32**) e inversores (**74LS04**).

6. Lógica de Control de ENABLE

El requerimiento exige definir un comportamiento categórico cuando ENABLE = 0. Como decisión de diseño de ingeniería se optó por el **apagado total del display (Blanking)**:

- **Justificación:** Evita cualquier confusión visual entre un valor numérico cero real ($A+B = 0$ o $A \oplus B = 0$) y el estado deshabilitado del circuito. Asimismo, disminuye el consumo de potencia.
- **Implementación en Hardware:** El CI decodificador/driver **74LS47** dispone del pin 4 denominado $\overline{\text{BI}}/\overline{\text{RBO}}$ (*Blanking Input* activo en bajo).
  - Cuando ENABLE = 1: Se ingresa nivel ALTO (5 V) a $\overline{\text{BI}}$, permitiendo la conducción normal de los transistores de salida del 74LS47 hacia los cátodos del display.

- Cuando ENABLE = 0: Se ingresa nivel BAJO (0 V) a $\overline{\text{BI}}$, cortando inmediatamente la conducción de los 7 colectores abiertos, lo que extingue por completo todos los segmentos del display.
- Adicionalmente, la señal ENABLE se introduce a la entrada de habilitación $\overline{G}$ del decodificador **74LS139** (mediante un inversor 74LS04), apagando en simultáneo los LEDs indicadores de operación durante el reposo.

7. Conclusiones del Diseño Lógico

La arquitectura propuesta minimiza el conteo de circuitos integrados mediante el aprovechamiento de términos comunes (como A_0B_0 en el sumador y en la compuerta AND). El multiplexor dual 74LS153 canaliza eficazmente los tres bits de datos hacia la etapa de visualización, mientras que la integración de la línea ENABLE al pin $\overline{\text{BI}}$ proporciona una respuesta instantánea y libre de transitorios espurios.